第5章 应力工程

5.1 简介

传统的CMOS技术通过工艺微缩来提供更好的器件性能和更高的元件密度，从而在更低的成本下获得更好的系统性能。然而，随着工艺的不断微缩，传统的金属氧化物半导体场效应晶体管结构正受到一些基本要求的限制，它所要求的更薄栅氧化物和更高的沟道掺杂会使得器件产生高漏电和低性能。所以，需要通过新技术与迁移速率提升工艺来维持CMOS器件的微缩路线图[1]。高介电常数栅氧化物和金属栅电极工艺已经在第4章中讨论，本章将讨论一种提升迁移速率的工艺方法，即局部应力工艺。

应用于单晶硅上的机械应力将会改变原子内部的晶格间距，相应地改变了电子能带结构和密度，从而改变载流子的迁移率。载流子的迁移率为

其中，q为电荷，1/τ为散射速率，m*为导体的有效质量。

通过降低有效质量或散射速率来改变应变的方法可以提高载流子的迁移率。电子迁移率的提高可以通过上述两个方法，而空穴迁移率的提高只能通过降低有效质量的方法，因为能带弯曲在当前的应力水平下起到显著作用[2]。

迁移率（μ）和载流子的速度（υ）与作用于上面的外界电场（E）直接相关，即

由此可见，增加载流子的迁移率可以增加它的速度，从而直接增加器件的驱动电流。应力对器件的驱动电流的影响与单晶硅基体的沟道方向有密切关系。文献[3]讨论了它们在今天集成电路工业中起主导材质的（100）晶面单晶硅上的相关性，如图5.1所示。

图5.1 沟道晶向和应力类型对于CMOS器件驱动电流的影响

从图5.1中可以看出，当拉应力作用于＜110＞和＜100＞晶向沟道上时，NMOS器件的驱动电流都会随应力增加而增加。而压应力作用于其上时，它的驱动电流会随应力增加而减少。PMOS器件的行为和NMOS器件是不同的，不管是拉应力还是压应力，几乎不会影响＜100＞沟道的PMOS器件驱动电流。为了获得应变工程的好处，PMOS器件需要做在＜110＞沟道上。作用于＜110＞沟道上的压应力正比于PMOS器件的驱动电流的大小；而拉应力则反之，越大的拉应力获得的驱动电流越小。需要指出的是，没有受到应变作用的PMOS器件在＜100＞沟道上的驱动电流大于＜110＞沟道，这就是为什么有些公司在90nm和65nm工艺中PMOS没有使用应变硅迁移率提升技术的时候，采用＜100＞晶向的单晶硅（100）晶面衬底的原因。

图5.1已经总结了集成电路工业中广泛使用的驱动电流与应力和沟道方向的相关性及其提升CMOS器件性能的方法。在本章中，我们将讲解一些主要的应变工程技术。5.2节中将讨论源漏区嵌入技术，源漏区嵌入式锗硅技术产生的压应力已经被证明可以有效提高PMOS器件的驱动电流（详见5.2.1节）。另外一方面，源漏区嵌入式碳硅技术产生的拉应力可以提高NMOS器件的驱动电流（详见5.2.2节）。5.3节将讨论在NMOS器件性能提升中广泛使用的应力记忆技术，5.4节将讨论金属前通孔双极应力刻蚀阻挡层技术，拉应力可以提高NMOS的器件性能，而压应力可以提高PMOS的器件性能。最后一节将讨论应变效果提升的技术，包括应力临近技术和可替代栅提高应变的技术等。