4.7 可综合的Verilog RTL设计