第3章 硬件设计语言

3.1 硬件描述语言

硬件描述语言（Hardware Description Language，HDL）是用文本形式来描述数字电路的内部结构和信号连接关系的一类语言，类似于一般的计算机高级语言的语言形式和结构形式。设计者可以利用HDL描述设计的电路，然后利用EDA工具进行综合和仿真，最后形成目标文件，再用ASIC或PLD等器件实现。

硬件描述语言的发展至今已有20 多年的历史，并成功地应用于数字系统开发的各个阶段：设计、综合、仿真和验证等，使设计过程达到高度自动化。

目前的HDL语言很多，主要的有VHDL（VHSIC Hardware Description Language，其中VHSIC是Very High Speed Integrated Circuit的缩写）、Verilog HDL、AHDL 、System C、HandelC、System Verilog、System VHDL等。其中主流的仍为VHDL和Verilog HDL，其实Verilog HDL原来属于Viewlogic公司，VHDL的标准化促使了Verilog HDL从公司的“私有财产”中解放出来。

对于一般的设计，用VHDL和Verilog HDL足够描述了。建议初学者不要在两种语言的取舍上下更多的工夫，两种语言各有各的优势。VHDL的语法严谨，而正因为严谨使得描述起来较为繁琐；Verilog HDL语法较宽松，而正是因为宽松，使得描述中容易出现一些问题，而且，由于语法的宽松使得对于同一个设计使用不同的EDA工具实现可能会出现不同的结果。由于Verilog HDL语言的风格从C语言继承而来，因此有C语言基础的初学者可以学习Verilog HDL。